PTO 97-4521 /

CY=JP DATE=19800412 KIND=A PN=55050634

PREPARATION OF SEMICONDUCTOR INTEGRATED CIRCUIT [Handotai shusei kairo no seiho]

Yutaka Yoriume et al.

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. August 1997

Translated by: Diplomatic Language Services, Inc.

PUBLICATION COUNTRY	(19): JP
DOCUMENT NUMBER	(11): 55050634
DOCUMENT KIND	(12): A (13):
PUBLICATION DATE	(43): 19800412
PUBLICATION DATE	(45):
APPLICATION NUMBER	(21): 53124810
APPLICATION DATE	(22): 19781011
ADDITION TO	(61):
INTERNATIONAL CLASSIFICATION	(51): H01L 21/76
DOMESTIC CLASSIFICATION	(52):
PRIORITY COUNTRY	(33):
PRIORITY NUMBER	(31):
PRIORITY DATE	(32):
INVENTOR	(72): YORIUME, YUTAKA; MINEGISHI, HITOSHIGE
APPLICANT	(71): NIPPON TELEGRAPH & TELEPHONE COMPANY
TITLE	(54): PREPARATION OF SEMICONDUCTOR INTEGRATED CIRCUIT
FOREIGN TITLE	[54A]: HANDOTAI SHUSEI KAIRO NO SEIHO

Specification

Title of the Invention Preparation of semiconductor integrated circuit

2. Claim

The preparation of a semiconductor integrated circuit is comprised of the special features of: a process to form a primary SiO₂ layer on the main side of a silicon substrate that is subject to oxidized treatment; a process to form a primary Si₃N₄ layer on the silicon substrate or the SiO₂ layer, where the silicon substrate is subject to thermal treatment in a gaseous atmosphere containing ammonia or ammonia itself; a process to selectively form a secondary Si₃N₄ layer on top of the primary SiO₂ layer on the region under the secondary Si₃N₄ layer and a secondary Si₃N₄ layer on top of the primary Si₃N₄ layer and the primary SiO₂ layer con top of the primary SiO₂ layer and the primary SiO₂ layer; and a process to form a third SiO₂ layer for separation among elements in the region of the third Si₃N₄ layer on the main side of the silicon substrate subject to oxidation treatment for a third Si₃N₄ layer mask on the silicon substrate.

3. Detailed Explanation of the Invention

This relates to the improved preparation of semiconductor integrated circuit devices, with this invention comprised of a semiconductor element that is constructed of a layer for separating

elements from other semiconductor elements.

This method of semiconductor integrated circuit preparation is illustrated in Figure 1, and involves, as shown in Figure 1A, the flat main section (1) of, for example, a P-type silicon substrate (2) subject to thermal oxidation treatment. As shown in Figure 1B, on the side of the main section (1) of the silicon substrate (2), one forms a SiO2 layer Next, on top of the SiO₂ layer (3) as shown in Figure 1C, selectively form a Si₃N₄ layer (4). Then, as shown in Figure 1D, remove the region of the SiO, layer (3) beneath the Si₃N₄ layer (4) and form a SiO₂ layer (5) in the area beneath the Si₃N₄ layer (4) with the SiO₂ layer (3). Next, as shown in Figure 1E, on the silicon substrate (2), form a SiO, layer (6) layer for separation among elements in the area beneath the masked and oxidized Si_3N_4 layer (4) on the main section of the silicon substrate (2). Then, as shown in Figure 1F, remove the Si_3N_4 layer (4) and the SiO₂ layer (5) from on top of the silicon substrate (2). Finally, as shown in Figure 1G, create a semiconductor element (8) in the region (7) for the semiconductor element forming region, specifically, in the region (7) where the layer for separation among elements is not formed by the SiO₂ layer (6) on the silicon substrate (2) Thus, this preparation of a semiconductor integrated after heating. circuit is presented with the purpose of separating one semiconductor element (8) from other semiconductor elements (8) with the layer for separation among elements (6). The semiconductor element (8) in Figure 1G has a source area formed on the side of the main section in the silicon substrate (2) labeled as N-type region (9) and a drain area labeled as N-type region (10), and a channel area (11) in between regions (9) and (10) on the silicon substrate (2), on top of which is a gate insulation area through a SiO₂ layer (12) to the conductive layer (13) of the gate electrode, and region (7) and the SiO₂ layer (12) on the SiO₂ layer (6), where an insulation layer (14) extends over the conductive layer (13). In between each insulation layer (14) are previously cut windows (15) and (16) through which regions (9) and (10) are connected from the source electrode to the wiring layer and from the drain electrode to the wiring layer; conductive layers (17) and (18) are constructed with MIS [illegible] effect-type transistor semiconductor elements that comprise this example.

When preparing a semiconductor integrated circuit, for preparation with a layer for separation among elements, the SiO2 layer (6) has a Si3N4 layer (4) mask on the thermal oxidation treated silicon substrate (2). In this case, because of the thermal oxidation treatment, a SiO2 layer (5) exists under the Si_3N_4 layer (4). If this SiO_2 layer (5) didn't exist, during thermal oxidation treatment, distortion would be created in between the Si_3N_4 layer (4) and the silicon substrate (2) [illegible]. In the element formation region (7), do not ignore the distortion or there will be strain. Oxidizing agents such as oxygen, water molecules, hydroxyls, etc. should each be placed on the surface of the SiO_2 layer (5) and Si_3N_4 layer (4) to permeate the area beneath the Si_3N_4 layer (4) during thermal treatment with the SiO_2 layer (6) for the layer for separation among elements. Then, through the SiO₂ layer (5), reach the side of the main section of the silicon substrate (2). The SiO₂ layer (6) for the layer of separation among elements is in the area beneath the Si_3N_4 layer (4). The degree of thickness of the SiO_2 layer (6) for the layer of separation among elements and its length is an extension of the birdbeak so the minimum width of the SiO_2 layer (6) for the layer of separation among elements is preset. The birdbeak extended portion is more than twice the size of the minimum width. For this, the semiconductor integrated circuit has a fixed limit for high-density integration. Also, for thermal treatment of the SiO_2 layer (6) for the layer for separation among elements, the Si_3N_4 layer (4) should be thick, and if the SiO_2 layer (5) is not thick, the SiO_2 layer (6) for the layer of separation among elements should have the length of the birdbeak shortened accordingly. In between the Si_3N_4 layer (4) and the silicon substrate (2), if the distortion is great or if the distortion [illegible] effect in the SiO_2 layer (5) weakens, eventually [illegible], along with distortion in the element formation region (7) that cannot be ignored, there will be strain.

This invention is to present the preparation of an original semiconductor integrated circuit as written below to clearly illustrate the high-density integration limits referenced in existing situations mentioned where the element forming regions are not strained by the stress of distortion.

Figure 2 shows the working example for this invention, showing a portion equivalent to that in Figure 1 with identical identifying marks using the prepared surface (1) shown in Figure 2A with a P-type silicon substrate (2), for example, subject to thermal oxidation treatment to form a SiO₂ layer (3) on surface (1) of the silicon substrate (2) at a level of 500°C, for example, as shown in Figure 2B.

Next, with the SiO₂ layer (3) formed on the silicon substrate (2),

perform thermal treatment using ammonia or in a gas environment containing ammonia, at, for example, a high temperature of 1000°C - 1300°C , to form a $\text{Si}_{3}\text{N}_{4}$ layer (21) as shown in Figure 2C on the SiO_{2} layer (3) and the silicon substrate (2). This $\text{Si}_{3}\text{N}_{4}$ layer (21) will form thicker and faster with higher pressure using ammonia or a gas environment containing ammonia.

Next, as shown in Figure 2D, along with selectively forming the Si_3N_4 layer (4) on top of the SiO_2 layer (3), form the resist layer (22) mask on top of the Si_3N_4 layer (4) during ion infusion treatment with, for example, a photoresistant layer, a SiO_2 layer, a gold-plated layer, or others. Then, depending on the purity of the ion shooting treatment on the N-type and the mask of this resist layer (22), the ion shooting layer (23) is manufactured in the region under the main layer (21) on the silicon substrate (2).

Then, create a Si_3N_4 layer (24) and a SiO_2 layer (5) underneath the Si_3N_4 layer (4) on the Si_3N_4 layer (21) and SiO_2 layer (3) by removing the region under the Si_3N_4 layer (4) of the Si_3N_4 layer (21) and the SiO_2 layer (3) as shown in Figure 2F using an etchant to separate the SiO_2 layer (3) and the Si_3N_4 layer (21), such as [illegible] acid, and removing the resist layer (22) and Si_3N_4 layer (4). In this case, the etchant employed was used effectively in etching the SiO_2 layer (3), but depending on the etchant, there can be damage to the ions during ion shooting treatment to form the ion shooting layer (23) with the Si_3N_4 layer (21). If there is etching trouble with the etchant on the Si_3N_4 layer (21), before performing the etching treatment, perform the ion shooting treatment using inactive ions such as argon, etc. on the Si_3N_4

layer (21), or continue the etching treatment on the SiO_2 layer (3) with, for example, [illegible] acid as an etchant to obtain good etching treatment. In this case, if there is [illegible] while etching the Si_3N_4 layer (4), the thickness of Si_3N_4 layer (21) is thin enough for essentially no trouble to occur.

Next, as shown in Figure 2G, remove the resist layer (22) from on top of the Si_3N_4 layer (4), then perform thermal oxidation treatment on the mask of the Si_3N_4 layers (4) and (24) on the heated silicon substrate (2). Form the layer for separation among elements with the SiO_2 layer (6) in the region beneath Si_3N_4 layers (4) and (24) on the surface of the main section of the silicon substrate (2) as shown in Figure 2H. In this case, surface inversion prevention layer (25) is formed under the SiO_2 layer (6) for the layer for separation among elements on silicon substrate (2) by the ion shooting layer (23).

Next, as shown in Figure 2I, the Si_3N_4 layer (4), SiO_2 layer (5), and Si_3N_4 layer (24) are removed from the top of the silicon substrate (2). In the case of the Si_3N_4 layer (4) and SiO_2 layer (5), use an etchant for removal of these SiO_2 layers (5) Si_3N_4 layers (4). For the Si_3N_4 layer (24), use an [illegible] acid as an etchant to perform the etching treatment, or plasma etching treatment for removal.

Next, for the layer for separation among elements on the silicon substrate (2), in the region (7) where the SiO_2 layer (6) is not formed, this will be the area (7) element forming region, as illustrated in Figure 2J. For example, in the above case shown in Figure 1G, form the same semiconductor element (8) by separating one semiconductor element (8) from the other semiconductor elements (8) with the SiO_2 layer (6) for

the purpose of creating this semiconductor integrated circuit.

Given above is but one example clearly describing the preparation of the semiconductor integrated circuit of this invention. Depending on the preparation, the SiO₂ layer (6) for the layer for separation among elements is coated with a mask of Si_3N_4 layers (4) and (24) on the silicon substrate (2) and subject to thermal oxidation treatment. this case, oxidizing agents such as oxygen, water molecules, hydroxyls, and others pass through the SiO_2 layer (5) and the Si_3N_4 layer (4) to permeate the area beneath the Si_3N_4 layer (4). For the Si_3N_4 layer (24) to exist beneath the SiO_2 layer (5), the oxidizing agents must be prevented from reaching the silicon substrate (2) main surface. this, the SiO₂ layer (6) for the layer for separation among elements, in the area beneath the Si_3N_4 layers (4) and (24), the birdbeak extension is either formed or not formed. As shown in the figure, since the length of the birdbeak is no more than the thickness of the SiO2 layer (6) for the layer for separation among elements, it can be formed at nearly the minimum width of the SiO_2 layer (6) for the layer for separation among elements or with a larger formation, but as explained with Figure 1, compared to existing devices, this is formed with remarkably small widths.

Therefore, as described above, this semiconductor integrated circuit has the remarkable feature of high-density integration instead of the limitations of comparatively larger widths as mentioned for Figure 1. Also, the length of the conductive layer extending from the semiconductor element (8) can be shortened, and along with shortening this portion of the conductive layer, the suspended volume and

resistance, etc. decreases to construct the high-speed integrated circuit with the semiconductor elements (8). In the case of this invention, the SiO_2 layer (5) and the silicon substrate (2) surface area beneath the existing Si_3N_4 layer (24) extend over the SiO_2 layer (6) for the layer for separation among elements. Depending on the distortion between the silicon substrate (2) and the Si_3N_4 layer (24), there may be accompanying distortion in the element forming region (7), causing the problem of stress to occur. Depending on whether or not the Si_3N_4 layer (24) is formed sufficiently thin, in reality, this problem will not occur.

The description above is simply one example for this invention. For example, as shown in Figure 2D, the formation process to form the layer (22) is abbreviated and in the next figure, Figure 2F, the formation process to form the ion shooting layer (23) is abbreviated. It is also possible to have a semiconductor integrated circuit with surface inversion prevention layers (25). Of course, this invention has a semiconductor element (8) for the semiconductor integrated circuit as in the example given above with an MIS [illegible] effect-type transistor, an external [illegible] electronic effect type, and is clearly appropriate for a bipolar type with active elements and passive elements.

4. Brief Explanation of the Figures

Figure 1 shows the order of the existing process for semiconductor integrated circuit preparation in an abbreviated cross-sectional diagram. Figure 2 shows the order of the process in one example of

semiconductor integrated circuit preparation in this invention in an abbreviated cross-sectional diagram.

In the figures, 1 denotes the main section; 2 the silicon substrate; 3, 5, and 6 the SiO_2 layers; 4, 21, and 24 the Si_3N_4 layers; 7 the element forming region; and 8 the semiconductor elements.




Figure 1






Figure 2








Figure 2 [continued]

JA 0050634 APR 1980 approant's copy

JA-1980-04

(54) PREPARATION OF SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 55-50634 (A) (43) 12.4.1980 (19) JP


(21) Appl. No. 53-124810 (22) 11.10.1978


(71) NIPPON DENSHIN DENWA KOSHA (72) YUTAKA YORIUME(1)

(51) Int. Cl3. H01L21/76

PURPOSE: To obtain an IC device, by moderating the limits of integration by the birdbeak of a SiO₂ film, and by lightening the stress of distortion between SiO₂ and Si₃N₄.

and a SiO₂ film 3, and coated with a double-layer mask of Si₃N₄4 and a resist 22, and a n-type ion shooting layers 23 are manufactured. The films 3, 21 are etching-opned, the resist 22 is removed and a SiO₂ layers 6 for separation among elements are selectively prepared by thermal oxidation treatment. In this case, surface inversion preventive layers 25 by the ion shooting layers 23 are formed under the layers 6. Si₃O₄ films 4, 5 and a SiO₂ film 24 are etching-removed, and one semiconductor element 8 is separated from other semiconductor elements 8 by the layers 6 according to the fixed method and made up. Since the length of birdbeak is not more than the thickness of the layers 6 in this method, the width of the layers 6 can remarkably be lessened as compared to conventional devices, this IC device can be compacted and element forming regions are not strained by the stress of distortion between Si₃N₄24 and the substrate 2.





12



(9) 日本国特許庁 (JP)

10 特許出願公開

⑫公開特許公報(A)

昭55-50634

Int. Cl.³H 01 L 21/76

識別記号

庁内整理番号 6426—5 F ❸公開 昭和55年(1980)4月12日

発明の数 1 審査請求 有

(全 6 頁)

②半導体集積回路の製法

願 昭53-124810

②出 願 昭53(1978)10月11日

⑩発 明 者 撰梅豊

2)特

武蔵野市緑町3丁目9番11号日本電信電話公社武蔵野電気通信

研究所内

72発 明 者 峯岸一茂

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内

並出 願 人 日本電信電話公社並代 理 人 弁理士 田中正治

朔 起 1

シリコン番板に対する酸化処理により自放シ リコン連板の主面側に乗りのシリコン酸化物層 を形成する工程と、上記シリコン基根に対する アンモニアタはアンモニアを含むガス名曲域中 での無処理により上記シリコン最級及び上記シ リコン酸化物層の境界面征返に乗りのシリコン 選化物理を形成する工程と、上配引1のシリコ ン酸化物層上に乗るのシリコン組化物層を局部 的に形成する工程と、上配出しのシリコン数化 切着及び上記退1のシリコン選化物画の上記具 2のシリコン盤化砂層下の領国以外の領域を除 去して上記弟1のシリコン飲化物層及び上記第 1 のシリコン望化物画の上記刻 2 のシリコン間 化面層下の領域による場とのシリコン般化面層 及び引ろのシリコン鼠化物層を形成する工程と、 上記シリコン共仮に対する上記第3のシリコン 進化物質をマスクとせる酸化処理により上記シ

(1)

リコンを扱い主面はの上記は3のシリコン家化 図書下の異球以外の環球には3のシリコン家化 図者をボナ間分離用層として形成する工程とを まむ事を存在とする半導体果改過路表減の表法。 3. 治明の評論な説明

本発明は一の牛身体素子が糸子間分型用層に て他の一の牛身体素子より分離されてなる体験 を有する牛身体無視回路装置の表生の収良に複 する。

(2)

特開昭55-50634 ②

てのシリコン酸化物層12を介して対向せるゲート電極としての呼吸性層13、及び減減7及びシリコン酸化物層6上にシリコン酸化物層12及び呼吸性層13を埋還せる減減で延長せる層間絶缺層14上に延長して遊漏が天々層間絶缺層14に下の逆破せる窓15及び16を透して渡減9及び10に連結されてなるソース電低乃至配影層及びドレイン電低乃至配設すとしての時電性層17及び18を以つて構成されたの時電性層17及び18を以つて構成されたMIS転が効果型トランジスタとしての半導体基子であるとして例示されているものである。

所である半導体機械回路装在の設在による場合、その製在によつて得られる名子高分強用値としてのシリコン酸化物腫らはシリコン強化物腫のはかける熱質化処理をよつて得られるものであり、又この場合の無酸化処理がシリコン酸化物腫を下にシリコン酸化物腫があるないである。 所以は、そのシリコン酸化物腫をによって、着しこのシリコン酸化物腫をが存在しなければ無

(4)

ン酸化物層5を形成し、次にシリコン基板2に 対するシリコン選化物層4をマスクとせる酸化 処理により乗1凶Eに示す如くシリコン基板2 の主面類のシリコン製化物層 4 手の領域以外の **遠遠にシリコン数化物層もを素子簡分離用層と** して形成し、久に第1四月に示す如くシリコン 锰化物値4及びシリコン酸化物瘤5をシリコン 素値2上より除去し、然る后シリコン基板2の シリコン酸化物層も即ち素子間分離用層の形成 されていたい領型フを半導は生子形成場響とし でその領域でに出り図けに示す如く半身体素子 8を形成し、斯くて一の牛将体末十8が君子間 分岐用層もにて他の一の半事体表子8より分離 されてなる目的とする半選集集務例の延伸を得 るという裂法が従来されている。同年1四Gで は半導体素子8が、シリコン系数2内にその主 must り形板されたソースsux としての N 型値 減り及びドレイン機関としてのN世間線10、 シリコン素板2の領域9及び10割のチャンオ ル領域としての領域11上にゲート絶縁者とし

(3)

仮化処理時化シリコン選化物場4及びシリコン 基故 2 間に生ずる重心力によりおおゆられる名 子形式 減吸りが無視し悔ない遠を汗なつたもの として何られるという遅れを検扣せんがAであ るが、岩子側分離用層としてのシリコン酸化物 消らを得る鳥の熱処理特、仮名、ボガナ、水飲 孟吾の数化剤がシリコン版化の数5次ひシリコ ン型化物度 4 の両面関係りそれ中の原発面位置 生出つてシリコンゼ化切当 4 下のココバル交送 しそしてシリコン酸化物油5を止つてシリコン **居板2の主面調に延するなどにより、お子同分** 雇用者としてのシリコン酸化切消もポシリコン 望化物層 4 下の限収内に減子間分類用質として のシリコン酸化物質もの浮さと回程延又はそれ 以上の長さを以つて所萌パーズビーク次に巡長 して形成され、この為太子間分離用層としての シリコン酸化物層6の蚊小脂が予定とせる玻小 惟よりパーズビック状に魅長せる私のその長さ の 2 括以上大となり、この為半導体集機回路装 血を高密度に乗使化するに一定の限度を有して (5)

成つて本免別は、病性皮に失復化する敗ばを上述せる従来の場合に比し大幅に緩和し得且者子形成領域が重を有するものとして付られる協 れのない新規な半導体失復回路鉄道の設任を促 発せんとするもので以下評述する所より明らか となるであろう。

親2 図は本発明の実施的を示し、当1 図との 対応部分には同一符号を耐して示する、予め用 (6) 意された誤2図Aに示す如き平らな主面1を有 する例えはP型のシリコン基板2に対する熱酸 化処理によつて彰2凶Bに示す如くシリコン蕃 板2の主面1曲に例えば500A程度のシリコ ン酸化物層3を形成する。

次に 斯くシリコン 新化切消 3 の形成されたシ リコン茜椒2化対するアンモニア叉はアンモニ アを含むガス芬朗気中での例えば 1000°C~ 1300°Cの高温度での熱処理をなせは、これに よりシリコン基板2及ひシリコン酸化物層3の 境界面位置にシリコン繁化物層が形成されると、 とに終み、斯る処理をなして乗2凶Cに示す四 くシリコン素板2及びシリコン酸化物脂3の堆 界面位置にシリコン製化物層21を形成する。 樹とのシリコン型化物圏21はアンモニア又は アンモニアを含むガス雰囲気の圧力を大気圧よ りĀくすればする程速く又換く形成されるもので

次に昇2回Dに示す近くシリコン酸化物層 3 上にシリコン登化物層4を局面的に形成すると (7)

登化物庫21をそれが上述せるイオン打込庫23 を形成する為のイオン打込の理時のイオンによ つて描仏を受けていることによりエッチングし 出るものであるが、 楽しなるエッチャントによ るシリコン整化物油21に対するエッチングが **比較である場合はエッチング処理和にシリコン** 髪化物道21に対するアルコン多の質気的に不 存住なイオンを用いたイオン打込処理を予めな し食くか、久はシリコン能化電腦るに対するエ ツチング処理に続いて出えは無偏能をエツチャ ントとせるエッチングが埋をなせは良いもので ある。何との場合ショコン祭化物権4がエツチ。 ングされる境れを仕するもとれはシリコン祭化 物展21の厚さをその十分強くし慣けは実質的 に特別はないものである。

次に果2時日に示すむく毎22をシリコン祭 作物商4上より除去し、然る后シリコン差板2 に対するシリコン包化物暦 4 よび 2 4 をマスク とせる軟能化処性をなして年2四日に示す如く シリコン最級2の主面側のシリコン塑化物程4

(9)

特開昭55~52534 (3)

共にそのシリコン登化物層4上に例えばフォト レジストル、シリコン飲化物層、金銭層等の制 后のイオン在入処理時にマスクとなり得る材料 の層22を形成し、次にこの層22をマスクと せるN殻不知物イオンの打込処理によつてシリ コン港板2の主面側の層21下の領域以外の領 破化イオン打込船23を形成する。

次にシリコン酸化物層 3 友びシリコン能化物 ※21に対する例えば酢衝邪版散でなるエッチ ヤントを用いた脳22及びシリコン紫化物服4 をマスクとせる題様のエッチング処理をなして 第2 凶子に示す如くシリコン敢化物局 3 及びシ リコン智化物展21のシリコン窒化物層4下の 領域以外の領域を除去してシリコン酸化物形の 及びシリコン駅化物展21のシリコン寮化や減 4 下の領域でなるシリコン鉄化物産 5 及びシリ コン型化物は24を形成する。との場合、との 物台のエツチャントはシリコン酸化物用るを幼 生的にエッチングするに用いられているもので あるが、斯るエンチャントによつてもシリコン

(8)

及び24下の領域以外の領域化シリコン氏化物 樹6を茶子間分解用層として形成する。との学 台シリコン基板 2 の出子間分料用層としてのシ リコン酸化物操る下の表面にイオン打込降23 による表面反射防止用艇 25が形成されるもの

次に第2級」にポす症くシリコン気化物性 4。 シリコン酸化物層 5 及びシリコン学化物層 2 4 をシリコン丘数2上より除去する。このやせシ リコン会化物庫4なびシリコン酸化物層5ほシ リコン既に初届5亿対するエンチャントを用い てそのシリコン酸化物脂 5 を解去することだよ りこれと共にシリコン製化物質4を成去し母。 又シリコン学化物料24は熱痢酸によるエッチ | 又はプラズマエッチングが埋により | パート ヤントを用いたエッチングが埋によりてれる除 16年期 去し舟るものである。

次にシリコン基板2の第子間分離用層として シリコン鉄化物層6の形成されていない批准1 をお子形成領域としてその前級1代、第2以J に示す如く、例えは第1 図目にて上述せる場合

(10)

-163-

(11)

特明昭55-50634 (4)

一ク状に妊長して形成されないか形成されるとしても図示の如くま子間分離用脳としてのション酸化物脂もの降さ以下の長さを以つてベーズビーク状に形成される支けであり、依つてま子間分離用脂としてのショコン酸化物脂ものかいないないないである。としても第1 図にて前述せる従来の場合に比し格段的に小なる幅に形成し得るものである。

(1.2)

物層 2 4 の存在の下に得られることにより、シリコン発化物層 2 4 及びシリコン 碁板 2 間に生 ずる谷で力によつて 老子形成領域 7 が登を存在 つたものとして 4 られる 確れを 有するという間 めがほえられるも、 斯る 問題 は シリコン 新化管 着 2 4 を 十分準い厚さに 形成することによつて 実育的に 簡単と たるものでは ないものである。

4. 図面の簡単を説明

銀1図には従来の半選体集務回路装置の製法

(13)

を示す順次の工程に於ける緊硬的助面図、第2 図は本発明による牛薬体等移回路装置の製法の一例を示す解次の工程に於ける経過的新面図である。

当中1 江王的、2 ロシリコン条板、3,5 及び6 ロシリコン飲化物質、4,2 1 及び2 4 ロシリコン除化物層、7 口索子形成領域、8 口牛場体条子を失々示す。

出租人 日本审信证品公社

代埋人 并推士 田 中 正 だ

(14)

D

第 2 図

